Taraate, Vaibbhav (Autor)

ASIC Design and Synthesis

RTL Design Using Verilog

Verfügbare Version:

sofort lieferbar

  139,09 €
inkl. MwSt., ggf. zzgl. Versand

Beschreibung

Produktdetails

ISBN/GTIN 978-981-334-642-0
Seitenzahl 330 S.
Kopierschutz mit Wasserzeichen
Dateigröße 16303 Kbytes

Produktsicherheit



Wird geladen …