Taraate, Vaibbhav (Autor)
Advanced HDL Synthesis and SOC Prototyping
RTL Design Using Verilog
Beschreibung
Produktdetails
| ISBN/GTIN | 978-981-10-8776-9 |
|---|---|
| Seitenzahl | 307 S. |
| Kopierschutz | mit Wasserzeichen |
| Dateigröße | 18705 Kbytes |